This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USF. ...

DATA PROCESSING SYSTEM HAVING CACHE MEMORY

Patent number:

JP53108747

Publication date:

1978-09-21

Inventor:

JIEIMU KOORU; ROORENSU DABURIYUU

CHIERUBAAGU

Applicant:

HONEYWELL INF SYSTEMS

Classification:


- international:

G06F15/00

- european:

Application number: JP19780017515 19780217 Priority number(s): US19770769617 19770217

Abstract not available for JP53108747



Data supplied from the esp@cenet database - Worldwide

Also published as:

US4084234 (A1)

GB1599837 (A)

FR2381354 (A1)

DE2806045 (A1)

(9日本国特許庁

公開特許公報

10 特許出願公開

昭53-108747

⑤Int. Cl.²G 06 F 15/00

識別記号

砂日本分類 97(7) H 0 庁内整理番号 6619-56 砂公開 昭和53年(1978) 9月21日

発明の数 3 審査請求 未請求

(全34頁)

のカツシエ記憶装置を含むデータ処理システム

②特

願 昭53-17515

22出

額 昭53(1978) 2月17日

優先権主張

❷1977年2月17日③アメリカ国

(US) 30769617

仰発 明 者

ジエイム・コール

アメリカ合衆国アリゾナ州8530 6グレンデール・ウエスト・ウ

オルターン4723

同

ローレンス・ダブリユー・チエ

ルパーグ

アメリカ合衆国アリゾナ州8502 1フエニツクス・ウエスト・カ ミノ・エイスキイア4117

⑪出願人 ハネイウエル・インフオメーション・システムス・インコーポレーテッド

アメリカ合衆国マサチユーセツ ツ州02154ウオルサム・スミス

・ストリート200

個代 理 人 弁理士 湯浅恭三 外1名

明 細 書

1. [発明の名称]

カツシエ記憶装置を含むデータ処理システム

2. [特許請求の範囲]

(1) 複数個のポートを有するシステム・インターフェース装置と、

前記の複数個のポートの各々に接続され、少く とも1個のメモリー・モジュールと複数個の指令 モジュールとからなる複数個のモジュールとを設 け、前配指令モジュールの各々は、

メモリー指令を生成するための指令生成装置を 有し、第1のタイプの各メモリー指令は前配メモリー指令を伴うデータが配慮されるべき前記メモリー・モジュールにおける場所を表示するアドレスを含み、

前記1つのメモリー・モジユールは、

前記メモリー指令に応答して情報ワードのプロックを記憶するためのカッンエ記憶装置と、

情報ワードを記憶し、各々が1プロックを規定 する複数個のワード場所を含む補助記憶装置と、 前記カッシエ記憶装置と前記補助記憶装置に接続されて該両記憶装置の作用を制御するための制御回路装置とを含み、

敗制御回路裝置は、

前記の複数個の指令モジュールから前配メモリ - 指令を受取るための前記1つのポートに接続された入力レジスタと、

前配指令を復号し、かつ前記補助記憶装置およびカッシェ記憶装置におけるメモリーの操作サイクルを開始するための信号を生成するため前記入力レジスタ装置に接続される指令復号回路と、

前記インターフェース・ポートの1つに接続される入力データ・スイッチング装置とを有し、該スイッチング装置は、前配第1のタイプのメモリー指令を伴う前配データを受取るための第1の入力装置と、前配第1のタイプの各指令に応答して1操作サイクルの間続出されるワードを受取るため前記補助配億装置に作用的に接続される第2の入力装置と、前記カツシエ記憶装置と補助記憶装置に結合される出力装置を有し、更に前配データ・

(1)

スイッチング装置は、前記メモリー操作サイクルの間前記補助記憶装置から統出された前記ワード に前記指令を伴り前記データを組み合わせる事から生じる更新データを前記出力装置に与え、

更に、前記制御回路装置は、各々が特定の情報 プロックが前記カッシェ記憶装置のどこに記憶されているかを表示するプロックナドレスを記憶するための、前記カッシェ記憶装置におけるプロック数と対応する複数個のワード場所を含む登録簿記憶装置と、

前記メモリー指令に応答して前記登録簿記憶装 置から銃出されるブロック・アドレスと、前記メ モリー指令の前記アドレスとを比較するため前記 登録簿記憶装置と前記入力レジスタ装置とに接続 され、真であるアドレス比較を表示する出力比較 信号を発生する比較装置と、

前記比較装置と前記指令復号装置に接続され、 前記第1のタイプの指令により指定される情報ワードのプロックが前記カッシエ記憶装置に記憶さ れる時を表示するため前記出力比較信号に応答し

(3)

記カツシエ記憶セクションは、

前記プロックを記憶するためのカッシエ 記憶装 置と、

各々が特定の情報プロックが前記カッシェ記憶 装置に記憶される事を表示するプロックアドレス を記憶するための、前記カッシェ記憶装置のプロック数と同数の複数個のワード場所を含む登録簿 記憶装置と、

前記操作のメモリーサイクルの間前配登録簿記憶装置から読出されるプロック・アドレスと前記指令の前記アドレスを比較する装置と前記登録簿記憶装置とに接続され、アドレス・マッチに応答して出力比較信号を生成する比較回路装置と、

前記比較回路装置と前記指令復号装置に接続され、前記出力比較信号に応答して作用し前記アドレス・マッチを表示するヒット信号を記憶するヒット・レジスタ装置とを有し、

前記局部メモリー・モジュールは、更に、

対応する数の補助記憶装置の操作サイクルの間 前記メモリー指令に応答してワード・プロックを てヒット信号を生成するヒット制御装置とを有し、

前記指令復号回路装置は、前記ヒット信号により条件付けされる時、前記カッシエ記憶装置が前記更新データを同じアドレスに書込む事を可能にしてこれにより現行情報への迅速なアクセスを容易にするため、制御信号を生成する前記第1のタイプの各メモリー指令に応答して作用する事を特徴とするデータ処理システム。

(2) 複数個の指令モジュール間で1つの局部メモリー・モジュールへのアクセスを共有するための入出力システムにおいて、

前記各指令モジュールは、

メモリー指令を生成するための指令生成装置を有し、各書込みメモリー指令は前記指令を伴う多数のデータ・ワードが記憶される前記局部メモリー・モジュールにおける1つの場所を表示する1アドレスを有し、

前記局部メモリー・モジユールは、

情報プロックを配憶してこれに対する迅速なア クセスを行うカツンエ記憶セクンヨンを有し、前

14

記憶するための補助記憶セクンヨンと、

前記カッシェ記憶セクションと、補助記憶セクションと前記各指令モジュールとに接続され、前記補助記憶セクションに記憶されたワード・プロックを更新するため補助記憶装置の操作サイクルの読出し部分において、前記補助記憶セクションから銃出されたワードと前記の数のデータ・ワードを組み合わせるための入力セクションと、

前記カツシェ記憶セクションと、補助記憶セクションと、前記各指令モジュールとに接続された 出力セクションと、

前記入力セクションと、出分セクションと、カ ツンエ記憶セクションと、補助記憶セクションと に接続された制御回路セクションとを有し、眩制 御回路セクションは、

前記メモリ - 指令を受取るため前記入力セクションに接続されたレジスタ装置と、

前記指令を復号し、前記補助記憶セクションと カッシエ記憶セクションにおいて操作のメモリー サイクルを開始するための信号を生成するため前 記入力装置に接続される指令復号回路装置とを有

該指令復号回路装置は、前記ヒット信号により 条件付けされる時、前記書込み指令に応答して作 用し、前記カッシエ記憶装置と補助記憶装置の両 者が前記更新情報ワードを内部に書込みを可能に するため制御信号を生成する事を特徴とする入出 カシステム。

(3) 各々が1プロックのワード場所を規定する 複数個のワード場所を含む、情報ワード記憶のた めの補助記憶装置と、

各々が1プロックのワード場所を規定する複数 個のワード場所を有する、情報ワード・プロック を記憶するカッシエ記憶装置と、

前記カンンエ記憶装置におけるプロック数と同数であり、特定の情報プロックが前記カッシエ記憶装置のどこに記憶されるかを表示するプロック・アドレスを各々が記憶する複数個のワード場所を含む登録簿記憶装置と、

前記カッシエ記憶装置と補助記憶装置に作用的(7)

記補助記憶装置に接続された第2の入力装置と、

前記新データ・ワードを前記補助記憶装置から 読出された前記プロックの前記ワードと組み合わ せる事から生じる前記プロックの更新されたバー ジョンを与えるため前記カッシエ記憶装置と補助 記憶装置に接続された出力装置とを有し、

前記制御装置は更に、

前記各書込みメモリー指令に応答して前記登録 導記憶装置から読出されたプロック・アドレスと 前記メモリー指令の前記アドレスを比較し、かつ 真であるアドレス比較に応答して出力比較信号を 生成するため前記登録簿記憶装置と入力レジスタ 装置に接続された比較装置と、

前記書込み指令により更新されるべく指定されたプロック情報ワードが前記カッシエ記憶装置に記憶される時を表示するため前記出力比較信号に応答してヒット信号を記憶するためのヒット・レジスタ装置とを有し、

前記指令復号回路接位は、前記ヒット信号により条件付けされる時、前記各書込み指令に応答し

に接続され、該両記憶装置の作用を制御するため の制御装置とを設け、該制御装置は、

書込み指令を伴う多数の新データ・ワードを内部に書込むため操作のメモリーサイクルの間前配ワード場所のどのプロックが照合されるかを指定するアドレスを含むよう符号化される各書込み指令とメモリー指令を受取るように接続される入力レジスタ装置と、

前記メモリー指令を復号するため前記入力レジスタ装置に接続され、各書込み指令に応答して、前記書込み指令により指定される前記新ワードを書込むための操作のメモリーサイクルの間前記補助記憶装置とカツシエ記憶装置を選択的に動作可能にするための制御信号を生成するよう作用する指令復号回路装置と、

入力データ・セレクタ装置とを設け、放装置は、 前記指令を伴う前記新データ・ワードを受取る ための第1の入力装置と、

前記操作のメモリーサイクルの銃出し部分にお いて銃出されたプロックのワードを受取るため前

(8)

て作用し、前記操作のメモリ・サイクルの間前記 カッシェ記憶装置と補助記憶装置が同じアドレス において前記更新プロックの書込みを可能にする ための制御信号を生成する事を特徴とするメモリ ・・システム。

3. [発明の詳細な説明]

本願に関する関連出願は次の通りである。

- (1) 米国特許出願「バイパス機能を有する入出 カカツシエ・システム」、発明者: J・カル(Calle)、L.W. チエルバーグ (Chelberg)。
- (2) 1976年11月18日出願の米国特許出願第742,814号「メモリー・アクセス・システム」、発明者: E.F. ウエラー(Weller) □世、M.G. ポータ(Porter)。

本発明は、データ処理システムに関し、特化カ ツシエ記憶装置を含むデータ処理システムに関す る。

一般に、カッシェ記憶装置は要求されている情報の最も後に更新されたパーションを提供する事が必要とされる。この事を確実に行うためには、

従来技術の装置は、補助記憶装置に書込まれる情報の一部が変更される時必要なカッシェ更新操作を関連する中央処理装置に行わせる。通常この情報をして更新を置して更新を登録される事を登録される事を登録される事を登録される事にありたがある。それをいけれる事にはないである。というによりには、カッシューは、登録がありに生じる事のないように、カッシューはでは、カッシューはでは、カッシューはでは、カッシューは、では、カッシューは、では、カッシューは、では、カッシューは、では、カッシューは、では、カッシューは、では、カッシューは、カッシュンカッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシューは、カッシュンカッシューは、カッシュンカッシューは、カッシュンカッシューは、カッシュンは、カッシ

前記の構成は、このような情報が多くのソース 即ち装置により変更される場合に特に時間を消費 するものである事が判つた。又、このような構成 は前記のタイプの操作を行うために別の回路を必 要とする。

従つて、本発明の主な目的は、カッシエ記憶装置に記憶される情報を更新するための改善された 装置の提供にある。

(II)

に応答して作用する制御装置を含んでいる。 望ま しい実施態様によれば、普込み指令により補助記 億装盤に審込まれるよう指定される入力データを 補助記憶装置から読出されたデータと組み合わせ、 かつその結果をカツンエと補助の両記憶装置に入 力として与える装置が設けられる。 これにより、 補助記憶装置に審込まれる事を保証する。

本発明の別の目的は、多数のソース即も指令モジュールのいずれか | つにより更新ができるカツンエ記憶装置の提供にある。

これ等の目的および他の目的は、多数の指令モジュールおよび1つの局部メモリー・モジュールを含む入出力システムを有する本発明の望ましい一実施態様において達成される。局部メモリー・モジュールは、補助記憶装置から前に取出された情報プロックに対する。 対しなっている。 対しい実施態様のシステムは、 更に各々が異なるモジュールの1つに接続される複数個のポートを含むシステム・インターフェース装置を含んでいる。

前記局部メモリー・モジュールは、更に補助記憶装置への替込みを必要とする指令モジュールにより与えられる情報をして、制御装置内に含まれる装置が情報が前もつてカツンエ記憶装置に普込まれる事を決定する時、カツンエ記憶装置に普込まれる事を可能にするよう各書込みメモリー指令

02

レクタ・スイッチは、結果として組み合わされた データを書込むためカッシェと補助配慮装置に与 える出力側を有する。 この構成のためデータ経路 の数と組み合わせ回路の量が最少限度になる。

カッシェ記憶装置に前もつて記憶され自動的にカッシェ記憶装置に書込まれた情報における変化を表示する各メモリー書込み指令を情報に伴わせる事により、時間を要するフラシュ操作の必要をなくし、メモリー・システムの複雑さを最少限度にするものである。更に、本構成は、指令モジュールにより示される情報に対する迅速なアクセスを容易にする(即ち、「ヒット」率を向上する)。概要

第1図から判るように、本発明の原理を包含するシステムは、少くとも1つの入出力プロセサ対(PO)200-0、システム・インターフエース装置(SIU)100、高速マルチプレクサ(LSMX)300、低速マルチプレクサ(LSMX)40U、上位プロセサ700、局部メモリー・モジユール500と主メモリー・モジユール

800に対応する多数のメモリー・モジュールを有する。これ等モジュールの異なる各々が、異なるタイプのインターフエース600乃至603の各々の複数個の回線を経てシステム・インターフェース装置100の多数のポートの1つに接続している。特に、入出力プロセサ200と、上位プロセサ700と、高速マルチブレクサ300は各ポートG、EおよびAに接続し、低速マルチブレクサ400とメモリー・モジュール500、500年および800はそれぞれポートJ、LMOおよびRMOに接続する。

第1図の入出力システムは、多数の「能動モジュール」、「受助モジュール」、および「メモリー・モジュール」を含むように示される。IOPプロセサ200と、上位プロセサ700と、高速マルチプレクサ300は、各々が指令を発する能力を有する能助モジュールとして作用する。能動モジュールは、通常ボートA乃至Hと接続する。
複数の受動モジュールは3つのボート」、 K および Lと接続する。これ等のモジュールは、 低速マ

05

述される如き装置の形態をとり得る。望ましい実

施態様においては、入出力プロセサ200は、入 出力命令の実行に必要なチャンネル・プログラム を開始終了し、システム・インターフエース装置 100から受収る劇込み要求を処理し、低速マル チプレクサ400に接続されるユニツト・レコー ド周辺装置を直接制御する。プロセサ200は、 データ・インターフエース600および割込みイ ンタ-フエ-ス602を経てポートHと接続する。 本発明の目的のためには構造上公知と考えられ る低速マルチプレクサ400は、周辺アダプタを 経て低速周辺装置の接続を可能とし、前記アダプ タの各々は装置アダプタ・インターフエース (DAI)の回線に接続している。前記インター フェースとアダプタは、本発明の譲受人に譲渡さ れた米国特許第3.742.457号に記述される装 置の形態を有するものでよい。低速装置には、カ - ド・リーダ、カード・パンチ、およびプリンダ

ルチブレクサ 400 およびシステム・インターフェース装置 100 と対応し、以下に記述する如くインターフェース 601の回線に与えられる指令を解釈し実行する事ができる装置である。 最後のグループのモジュールは、局部メモリー・モジュールと、インターフェース 603の回線に与えられる 2つの異なるタイプの指令を実行する事が可能な主システムの如きリモート・メモリー・モジュールを構成する。

第1図の入出力ンステムは、各々更化詳細化以下に記述するデータ・インターフエースとプログラム可能インターフエースとそれぞれ対応するインターフエース600および601を介して通常ボートドと接続する上位プロセサ700により生じる入出力命令に応答して入出力サブンステムとして作用する。ボートドと臣は、第1図のマルチブレクサ又はプロセサ・モジュールのいずれかの接続を可能にするためのインターフエースを含む。

本発明の目的のため、ブロセサ700は構造上は公知であり、米国特許第3,413,613号に記

06

601を経てボート」と接続する。

高速マルチプレクサ 3 0 0 は、チャンネル・ア
ダブタ 3 0 2 乃至 3 0 5 の異なるものと接続する
デイスク装置およびテーブ装置 3 0 9 乃至 3 1 2
のグルーブ間の転送を制御する。最大 1 6 個迄の
チャンネル・コントローラ・アダブタ 3 0 3 乃至
3 0 6 は、更にチャンネル・アダブタ・インター
フェース(CAI) 3 0 1 - 1 のインターフェー
スを経て異なるボート即ちチャンネル 0 乃至 3 と
更に接続する。高速マルチプレクサ 3 0 0 は、データ・インターフェース 6 0 1 と、割込み インターフェース 6 0 1 と、割込み に接続する

本発明の目的に対しては各チャンネル・コントローラ・アダプタ302乃至305は構造上公知と考えられ、前述の米国特許第3,742,457号に記述されたコントローラ・アダプタの形態をとり得る。

前述の如く、各モジュールはシステム・インタ - フェース装置100の異なるポートと接続する。

が含まれる。第1図から判るよりに、マルチプレ

更に、装置100は、各モジュールから受取る 割込み要求の相対的順位を決定する割込み順位論 理回路を含み、受取つた最高順位の要求を選択し、 前述の如くスイッチング回路網を経てプロセサ 200に対して要求を送る。

ポート・インターフエース

á9

複数個のSIUからのマルチポート歳別子回線 (MIFSO~3、P)、SIUからの2信精度回線 (DPFS)、および状況受入れ回線(AST)からなる。このインターフエース回線については更に詳細に以下の各項で記述する。

データ・インターフエース回線

記号

説 明

AOPR

能動出力ポート要求回線は各能動モジュールからSIU (00 迄延在する一方向性回線である。セットされると、この回線は、指令即ちデータが送られる転送経路をモジュールが要求する事をSIUに信号する。

DTS00~35、PO~P3 データ経路回線は、各能動モジュール間に延在する4パイトの巾の一方向性経路(4つの10ビント・パイト)であり、各能動モジュールからSIU100 へ指令即ちデータを転送するために使用

第1図の各モジュールについて更に詳細に記述する前に、前に触れたインターフェース600万至603の各々について第5 4 図乃至第5 4 図に関して以下に説明する。

最初に、第5 a 図において、同図は能動モジュールとシステム・インターフエース装置 100との間に情報の交換を行うインターフエースの1つであるデータ・インターフエースを構成する各回線を示す事が判る。この交換作用は、「ダイヤローグ」と呼ばれる一連の信号に基いて鍋成される予め定めた規則に従つて各信号回線の論理的状態を制御する事により行われる。

第5 a 図から判るように、インターフェースは、 能動出力ポート要求回線(AOPR)、複数個の対 SIUデータ回線(DTSOO~DTS35、PO~P3)、 複数個の対SIU操向データ回線(SDTSO~6、 P)、複数個の対SIUマルチポート歳別子回線 (MITSO~3、P)、受入れ能動要求回線(ARA)、 読出しデータ受入れ回線(ARDA)、複数個のSIU からのデータバス回線(DFSOO~35、PO~P3)、

20

される。

SDTSO-4.P 対SIU操向データ回線は各能動モジュールからSIU100 迄延在する。これ等の回線は、回線 AOPRがセットされる時操作制御情報をSIU100 に与えるために使用される。操向制御情報は、下記の如く符号化される7 ピットと1つのパリテイ・ピットからなる。

- (a) ビット D の状態 D T S 回線に与 えられた指令のタイプ(指令がプ ログラム可能インターフエース指 令又はメモリー指令かどうか)。
- (b) ビット 1 ~ 4 はどのモジュールが 指令を受取り割込むかを表示する よう符号化される(指令はメモリ ・・モジュールによつてのみ解釈 され、プログラム可能インターフ エース指令は入出力プロセサ 200 を除く全てのモジュールにより解

(21)

釈される)。

(c) ピット 5 の状態は、指令情報の1 又は2ワードが要求側の能動モジュールと表示された受取り側のモジュールとの間に転送されるかどうかを表示する。(1ワードは単精度転送を、2ワードは2倍律度転送を指定する。)

(d)ピットもの状態は、要求側のモジュールと表示された受取りモジュール間の転送方向を表示する。

MITSO~3、P 4つの対SIUマルチポート識別 子回線は能動モジュールからSIU 100迄延在する。これ等の回線 は、能動モジュール内のどのサプ チャンネル又はポートが回線 AOPR

路(4つの10ビット・パイト)
である別のセットのデータ経路回
線である。 これ等の回線セットは、
SIU100 により使用され銃出し
タイプ・データを能動モジュール
の表示された1つに伝達する。

MIFSO~3. P 4つのマルチボート 識別子回線ブラス奇数パリテイ回線は、SIU 100から各能動モジュール 迄延在する。これ等回線は、能動モジュールのどのボート即ちサブチャンネルが SIU100 からの前の硫出し操作のデータを受入れるかを表示するよう符号化される。

DPFS SIUからの2倍精度回線は、
SIUから各能動モジュール迄延
在する。との回線の状態は、読出
されたデータの1つ又は2つのワードが能動モジュールにより受入
れられて転送(読出し指令)を完

のセッテイングを惹起したかを袋 示するよう符号化されている。

ARA 受入れ能動要求回線はSIU100

から能動モジュールの各々に延在 する。この回線は、表示された受 取り側のモジュールがデータ・イ ンターフエース回線からの要求さ れた情報をモジュールに取除かせ る能動モジュールの要求を受入れ た事を表示するようセットされる 脓出しデータ受入れ回線はSIU

た事を表示するようセットされる。
ARDA 説出しデータ受入れ回線はSIU
から各能動モジュール迄延在する。
この回線はSIU100 によりセッ
トされて、能動モジュールに対し
てこれが表示されたモジュールか
ら前に要求されたデータを受入れ
るべき事を表示する。

DFS00~35、PO~P3 SIUからのデータ回線は、 SIUから各能動モジュール迄延 在する4パイト巾の一方向性の経 04

了するかどりかを表示する。

AST v

受入れ状況回線はSIU100 から各能動モジュール迄延在する。回線ARDAを互いに含まないこの回線の状態は、能動モジュールに対してDFS回線に与えられる状況情報を受入れるべき事を信号する、

第5 b 図に示されるプログラム可能インターフェース 6 0 1 の回線は、能跡モジュールおよび投示されたモジュールからの指令情報の転送を行う。この転送は、「ダイヤローグ」と呼ばれる一連の信号により編成される予め定めた規則に従知の各種の信号回線の状態の論理回路を制御する事により行われる。プログラム可能インターフェース指令受入れ回線(APC)、複数個のSIUからのプログラム可能インターフェース使用可能回線(PDFS00~35、P0~P3)、で数個の対SIUプログラム可能インターフェースを観線の対SIUプログラム可能イン

特開昭53-108747(8)

タ・フエ・ス・デ・タ回線 (PDTS00~35、P0~P3)、および読出しデータ受入れ回線 (RDAA)を含んでいる。インターフエース回線については以下に更に詳細に記述される。

ブログラム可能インターフエース回線

表示.

173111441

説 明

APC

プログラム可能インタ・フェ・ス 指令受入れ回線は、SIU100 か ら各受取りモジュール迄延在する。 セットされると、この回線はモジュールに対して指令情報がSIU によりインターフェースのPDFS 回線に与えられた事、モジュール により受入れられるべき事を信号 する。

PDFS00~35、PO~P3 SIUからのプログラム 可能インターフエース・データ回 酸は、SIU100 から各モジュー ル迄延在する4パイト巾の一方向 性の経路(4つの10ピット・パ

(27)

用される。

RDTR

データ転送要求脱出し回線は、プログラム可能インターフェースに接続された各モジュールからSIU 100迄延在する。セットされると、この回線は、前に要求された脱出しデータが1モジュールへの転送に使用でき、このモジュールにより回線PDTSに与えられた事を表示する。

RDAA

受入れられたデータ統出し回線は SIU100 から各モジュールに延 在する。セットされると、この回 線は、モジュールに対して回線 PDTSに与えられたデータが受入 れられた事、およびこのモジュー ルがこれ等の回線から情報を除去 できる事を表示する。

別のインターフエースは、入出力プロセサ 200 により割込み処理を行う第5c 図の割込みインタ イト) である。 これ等回線は、 システム・インターフェースから表示される受取りモジュール迄プログラム可能インターフェース情報を与える。

P I R

プログラム可能インターフエース 使用可能回線は各モジュールから SIU迄延在する。セットされる 時、この回線は、このモジュール が回線 PDFSに与えられるべき指 令を受入れる用意がある事を表示 する、

PDTS00~35、P0~P3 対SIUプログラム可能 インターフエース・データ回線は、 各モジュールからSIU100 迄延 在する4パイト巾の一方向性の経 路(4つの10ピット・パイト) である。これ等回線は、プログラ ム可能インターフエース情報を SIUに対して転送するために使

(28)

-フェース602である。即ち、このインターフェースは、処理のためSIU100による入出力プロセサ200に対する割込み情報の転送と同様にSIU100に対する能効モジュールによる割込み情報の転送を可能にする。他のインターフェースと同様に、割込み要求の転送は、「ダイヤローグ」と呼ばれる一連の信号により鍋成された予め定めた規則に従つて各種の信号回線の論理状態を制御する事により行われる。

とのインターフエースは、削込み要求回線(IR)、複数個の削込みデータ回線(IDA00~11、PO~P1)、およびポートA乃至Lに接続されたモジュールに対する複数個のマルチボート敵別子削込み回線(IMID00~03)を有する。ポートGおよびHに接続されるモジュールに対しては、削込みインターフェースは更にレベル等存在回線(LZP)に対して、更に上位の削込み存在回線(HLIP)、削込みデータ要求回線(IDR)、解放回線(RLS)、および複数個の能動削込みレベル回線(AIL0~2)を含んでいる。第5c図から判るように、割

29 ...

込みインターフエースポートGおよびHは削込みマルチポート歳別子回線は含まない。削込みインターフエース回線については以下に更に詳細に記述する。

割込みインターフエース回線

記号

説 明

ΙR

割込み要求回線は各モジュールから SIU 100 迄延在する。セットされると、この回線は SIU に対してサービスを必要とする事を表、示する。

IDA、0~3、PO 割込みデータ回線は能助モジIDA 4~11、 ユールからSIU | 00 迄延在する、P | これ等回線は、割込み要求がプロセサにより受入れられた時入出力プロセサに転送されるべく要求される制御情報を含むよう符号化される。これ等ピットは下配の如く符号化される。即ち、

(a)ピット D の状態は 2 つのプロセサ (31)

LZP

100迄延在する。これ等回線は、能動モジュールのどのサプチャンネルが割込みサービスを要求したかを酸別するよう符号化される。レベル等存在回線はSIU100から入出力プロセサ200に指向される最高順位(レベル0と100次がある事を表示する。より上位のレベル割込み存在回線はSIUから入出力プロセサ迄延在する、セットされる時、この回

綴は、プロセサ200により実行

されつゝある手順即ちプロセスよ

りも高いレベル即ち優先順位を有

する割込み要求がある事を表示す

HLIP

る。 I D R 割込みデータ要求回線は入出力ブ

割込みデータ要求回線は人出力フロセサ200からSIU100 迄延

の内のどちら(即ち、プロセサ番号)が削込み要求を処理すべきかをSIU100 に対して指定する。

- (c) ビットPOはビット〇~3に対す るパリテイ・ビットである。
- (d) ビット 4 ~ 8 は、割込みを処理するための適正な手順を照合するための入出力プロセサ 2 0 0 により生成される事を要求されたアドレスの一部(即ち、割込み制御プロック番号 I CBN)を与えるよう符号化される。
- (e) ピット P 1 はピット 4 ~ 1 1 化対 するパリティ・ピットである。

IMIDOO~03 マルチボート歐別子朝込み回 線は各能動モジユールからSIU

32

在する。セットされると、この回線は割込みデータがSIU100 により回線DFS上のプロセサに対して送られるべき事を表示する。解放回線は入出力プロセサ200からSIU100 迄延在する。この回線は、セットされる時、プロセサ200が現行手順の実行を完了した事を表示する。

AIL0~2

RLS

能動割込みレベル回線はSIUから入出力プロセサ200迄処在する。 これ等回線は、プロセサ200 により実行されついある手順の削込みレベル番号を表示するよう符号化される。

第1図のモジュールのあるものにより使用される 最後の割込み回線のセットは第5 d 図の局部メモリー・インターフエース回線に対応する。 局部メモリー・インターフエース 603は、局部メモリー500とシステムの各モジュール間に情報の

G3

交換を行う。との交換は、「ダイヤローグ」と呼 **ばれる一連の信号により編成される予め定められ** た規則に従つて各種の信号インターフエース回線 の論理的状態を制御する事により行われる。局部 メモリー・インタ・フエースは、複数個の対メモ リー・データ回線 (DTM00~35、P0~P3)、複数 個の対メモリー要求職別子回線(RITMO~7、PO ~P1)、複数個の対メモリ-指定回線(SLTMO~ 3、 P)、 P I 指令受入れ回線 (APC)、 Z A C 指令受入れ回線(AZC)、 PIインターフエース 使用可能回線(PIR)、 ZACインターフエース 使用可能回線(ZIR)、 データ転送要求號出し回 滅(RDTR)、複数個のメモリーからのデータ回線 (DFM00~35、P0~P3)、 複数個のメモリーか 5の要求識別子回線(RIFMO~7、PO~P1)、対 メモリー 2 倍精度回線 (DPFM)、QUAD回線、受 入れデーク脱出し回線(RDAA)、およびシステム ・クロック回線(SYS-CLK)を含んでいる。

メモリ - およびプログラム可能インタ・フエース指令は、インタ・フエ・スの同じ物理的データ

(35)

構成する。とれ等の回線は、指令を開始したモジュールを識別する局部メモリーに対して情報を伝えるよう符号化され、適正なモジュールに対して要求されたデータを戻すために使用される。

> (a) ビット 0 ~ 1 は、付属モジュール 内のどのポート即ちサプチヤンネ ルがモジュールに送られたメモリ - 指令を受取り又は削込むかを指 示するよう符号化されたポート番 号選択ビットである。

(b)ピット2は、新らしい指令がSIU

回線から転送される。インターフェースは、納込み要求を処理するための1組の回線を含まず、従ってSIU100 により局部メモリーに接続されるモジュールはメモリー割込みを直接意起し得ない。局部メモリー・インターフェース回線については以下に更に詳細に記述する。

局部メモリー・インターフエース回線

記号

説 明

DTM00~35、P0~P3 データ経路回線は、SIU 100から局部メモリー500迄 延在する4パイト巾の一方向性の 経路(36個の情報回線および4 つの奇数パリテイ回線)を構成す る。これ等回線はメモリー即ちプ ログラム可能なインターフェース 指令を局部メモリー500に転送

RITMO~3、PO 対メモリー・リクエスタ歳別子は、 RITM4~7、P1 SIU100 から局部メモリー 500 迄延在する2グループの4回線を

するため使用される。

RA

100によりメモリーに送られる 時、局部メモリー500に対して SIUにより前送される能助モジ ユールから受取る操向制御情報に 会される対メモリー 腕出し/書込 みピットである。このピットの状 熊はデータ転送の方向を表示する。 (c)ピットろは、転送されるべきデー タ量を指示するより符号化された 対メモリ・2倍精度ピットである。 又、これは、新らしい指令がメモ リー・モジユールに送られる時 SIU | 00 により局部メモリー・ モジュール500に前送される能 助モジュールにより与えられる操 向制御情報にも含まれる。

ZAC指令受入れ回線はSIU100から局部メモリー・モジュール 500迄延在する。セットされる と、この回線は局部メモリー・モ

(38)

AZC

ジュール500に信号してSIU 100により他の回線に与えられる2AC指令および制御情報を受入れる。このインターフェース回線のセッティングは、PI指令インターフェース受入れ回線を用いて相互に排他的である。

APC

プログラム可能インターフェース に関連して記述した如く、プログ ラム可能インターフェース指令受 入れ回線はSIU100 から局部メ モリー・モジュール500に延在 する。セットされると、この回線 は、回線DTMに与えられた指令 情報が局部メモリー・モジュール 500により受入れられるべき事 を表示する。

PIR/ZIR

ブログラム可能インターフエース 使用可能回線/ZACインターフェース使用可能回線は、局部メモ

4 パイト巾の一方向性パスである。 これ等の回線は、SIU 100 を介 して能動モジュールに統出し要求 タイプデータを戻すのに使用され

RIFMO-3、PO メモリーからのリクエスタ識別子
RIFM4-7、P1 の2つのグループは局部メモリー
からSIU100 迄延在する。これ
等の回線は、既出しデータをモジ
ユール500から逆に要求側モジ
ユールに指向するために符号化さ
れている。

 特別 W53-116747(LL)
リー・モジュール 500から SIU
100 迄延在する。セットされる
と、各回線は、SIU 100 に対し
て、局部メモリー・モジュール
500はプログラム可能インター
フエース(PI)/メモリー(ZAC)
指令を受入れる事ができる事を信
号する。

RDTR

データ転送要求統出し回線は、局部メモリー・モジュール500からSIU100 迄延在する。この回線は、セットされると、2AC又はPI指令により前に要求された 統出しタイプデータがデータを要求するモジュールに送られるでき 必要な制御情報に沿つて使用可能である事を表示する。

DFM00~35、P0~P3 メモリーからのデータ回線 は、局部メモリー・モジユール 500からSIU100 迄延在する 40

> これ等の回線は下記の如く符号化 される。即ち、

QUAD DPFM

) 0 1ワード、単核度

0 1 2ワード、2倍精度

1 X 4ワード (何でもよい)

DSD

読出しデータ/状況識別子回線は 局部メモリー・モジュール500 からSIUを延在する。 この回線 の状態は、SIU100 に対して、 回線DFMに与えられる情報が成 出しデータスは回線RDTRがセット うかを信号する。セットされると、 (QUAD=0)の状況情報があると、 (QUAD=0)の状況情報が転送 れてセットされると、この回線は 4ワード迄のデータが転送されつ

号を表示するように符号化される。

つある事を信号し、この番号は回線 QUADおよび DPFMの符号化により指示される。

RDAA

プログラム可能ターミナルに関していた。 受入れたのののののののののののののでは、 SIU100 が在する。 としいっと、 このにないないののでは、 ののでは、 のの

SYS-CLK

システム・クロック回線は、SIU 100からシステムの各モジュール迄延在する回線である。 この回線は、入出力プロセサ 200 に内蔵されるクロック・ソースに接続

(43)

されたマイクロプログラムの制御下で演算論理操作を行う処理セクション204とを含む。 このプロセサ対の構成のためシステムの信頼度が保証されるが、これについては前掲の米国特許出願において詳細に記述されている。

制御記憶セクンヨン201

各セクションについて更に詳細に考察すれば、 制御記憶装置201-10は例えば読出し専用メ モリ(ROM)を用いる固定セクションからなつ ている。記憶装置201-10は、セレクタ・ス インチ201-14に与えられる8つのアドレス ・ソースのいずれか1つからの信号を介してアドレス指定可能である。アドレス指定された場所の 内容は、出力レジスタ201-15に読込まれ、 プロック201-16内に含まれるデコーダ回路 により復号される。

更に、図示の如く、レジスタ201-15の内容のマイクロ命令の各フイールドの1つからの信号は、削御記憶装置201-10に対して8つの人力ン-スのどれがアドレスを与えるかを選択す

されて共通のシステム・クロック ・ソースから各メモリー・モジユ - ルの各操作を同期する。

第5 a 図乃至第5 d 図は、第1図のシステムの 異なるモジュールをSIU100 に接続する回線を 示すが、他の回線が又例えばエラー条件および操 作条件等の他の条件を信号するため含まれている 事が判るであろう。第1図のモジュールにより使 用される異なるタイプのインターフエースについ て記述したが、本発明の理解に関するモジュール の各々については以下に更に詳細に記述する。

入出力プロセサ対200-0の詳細

第2図において、対POの各プロセサ200は、命令を実行するための制御記憶装置201-10に記憶されたマイクロ命令に応答して制御信号を生成するよう作用するマイクロプログラムされた制御セクション201と、局部メモリー・モジュール500から取出された命令を記慮するための命令バッファ・セクション202と、記憶セクション203と、制御記憶装置201-10に記憶

(44)

るためのスイッチ 2 0 1 - 1 4 に対する入力として与えられる。レジスタ 2 0 1 - 1 5 に既出されたマイクロ命令は、制御記憶装置 2 0 1 - 1 0 を適当なマイクロプログラム・ルーチンに対して分岐させるアトレス常数を含んでいる。

1つのオペランド入力としてスイツチ201~ 14により選択されるソースの1つからのアドレ ス信号を受取り、他のオペランド入力としてプロ ツク201-26のスキップ制御回路からの信号 を受収る加算回路201-24により適当な次の アドレスが生成される。このスキップ制御回路は 制御記憶レジスタ201-15亿記憶された定数 信号により条件付けされ、前記レジスタ201-15は更に加算回路201-24に対するオペラ ンド入力の1つとして適当な値を与える。加算回 路201-24により生成される結果のアドレス は、スイツチ201-14により与えられるアド レスとプロック201-26のスキップ制御回路 により与えられる定数信号の和を表示する。要約 すれば、スイツチ201-14の各位置は制御記 憶装置201-10から読出されたマイクロ命令 に応答して選択されて、プログラム命令のOPコ トにより指定される操作の実行に必要とされる 制御記憶装置201-10亿記憶されるマイクロ プログラムに対する適当なアドレスを与える。命

み(LZPおよびHLIP)の存在を表示する信号回線は、次のプログラム命令を実行するためのマイクロ命令シーケンスを照合する代りにマイクロ命令の割込みシーケンスの選択を照合させる。

「例外」を表示する信号回線は、スインチ 201 - 14と関連する制御回路(図示せず)に与えられ、例外/削込み位置の選択を惹起する。この動作はマイクロ命令の例外ン・ケンスを照従てつるためのアトレスを与える。実行のタイプにされたでののアトレスを与える命令の実行が阻止される。ではないか不可能である(例、障害、違法命令が即時のアンション(例、タイム・アウトを必要としないで、例外トトの実行の発生は、スインチを必要としないで、例外/削込み位置を選択され、ブロセス制御レジスタ 204 - 22における適当なピット位置のセッティングを惹起する。

第 1 図に P D A として示されるタイミング信号 は、プロセサ 2 0 0 の他のセクンヨンの操作のた 令のOPコードは図示の如く経路201-6を経てパスフアインダ・メモリー201-2に与えられる。スイッチ201-14の戻りアドレス・レジスタは1分岐操作の結果としてプログラムの順序付けの間選択され、定数レジスタ位置はレジスタ201-15に記憶されたマイクロ命令の定数フィールドにより適成される制御記憶装置201-10における予め定められた場所への分岐動作を行うように選択される。

割込みはブログラム命令の実行完了時に処理される。第2図から判るように、高レベル割込み存在(HLIP) およびレベル零割込み(L2P)回線は信号をスイッチ201-14に与える。HLIP回線に与えられた信号はブロセス制御レジスタ204-22からの割込み禁止信号と「AND」され、その結果はL2P回線に与えられた信号とORされる。高レベル割込み存在信号が禁止されず、即ちL2P回線に信号が与えられる時、スイッチ201-14に接続された諸回路(図示せず)からの信号は実行/割込み位置を選択する。割込

48

めのタイミング信号と共に制御セクション201 に対する適当なメモリーの操作サイクルを確保するため必要とされ、第1図のシステムの他のモジュールはプロツク201-30内に含まれるクロック回路により提供される。本発明の目的においては、クロツク回路は第2図の他の回路と共に構造上公知と考えられ、例えば1972年にテキサス・インストルメンツ社により刊行された「設計技術者のための集積回路カタログ」なる文献に開示された回路形態をとる事ができる。更に、このクロツク回路は水晶制御による発振器とカウンタ回路を有し、スイツチ201-14は複数個のデータ・セレクタノマルチブレクサ回路を有するものでよい。

前記の事から、殆んどのマイクロブログラム化された制御装置における如く、制御記憶装置201-10は各ブロセサの操作サイクルに対して必要な制御を行う。即ち、1操作サイクルとの間に制御記憶装置201-10から読出された各マイクロ命令ワードは多数の別個の制御フィールドに分

このセクションは局部メモリー・モジュール500から取出されレジスタ204-18のデータを介して与えられる命令の4ワード迄を記憶するための複数個のレジスタ202-2を含んでいる。レジスタ202-2のグルーブは、2つの出力即ち現行命令統出し出力(CIR)と次の命令

51)

える8位置のデータ・セレクタ・スイツチ 203 - 14を介してアドレス指定される。アドレス入力 203 - 12の3つの最上位ピット位置は8組のレジスタ(即ちレベル)の1つを選択し、残りの4ピットは前配16個のレジスタの1つを選択する。SIU100 により活動削込みレベル(AIL)回線に与えられた信号は、3つの最上位ピットをスクラックパッド・アドレス入力 203 - 12に与える、残りの信号はIRSWを介して与えられた命令から制御記憶レジスタ 201 - 15即ちフィールドにより与えられる。

番込みアドレス・レジスタ203-22はスイッチ202-4を経てロードされ、レジスタ201-15に含まれるマイクロ命令の各フイールドの1つにより表示される如き現行ブログラム命令のヒット9~12又はピット14~17のいずれかに対応する信号を記憶する。従つて、書込みアドレスレジスタは、スクラッチパッド・メモリー203-10の汎用レジスタの1つに結果をロード即ち戻すためのアドレス記憶域を提供する。書

説出し出力(NIR)を与えるよう構成された2位置命令レジスタ・スイツチ202~4に接続されている。半ワード又は全ワードに基く命令ワードの退択は、プロック204~12の作業レジスタの最初のものに通常記憶される現行命令カウンタ(IC)のピット位置の状態に従つて行われる。本発明の目的のためには、この構成は構造上公知のものと考えられる。

記憶セクション203

第2図から判るように、このセクションは、各々8つの優先レベルの1つを削当てられた8つの異なるプロセスと関連する8組即ち8グループのレジスタを有するスクラツチパッド・メモリーからなる。最上位の優先レベルはレベル0であり、最下位の優先レベルはレベル7である。各グループ即ちレベルは前述の如くに使用される16個のレジスタを含んている。

スクラッチパッド・メモリ-203-10は、 8つのソースのいずれかからアドレス入力203-12に対して7ビットのアドレスを選択的に与

62

込み操作は、クロックされる書込みフリップフロップ(図示せず)の2進数1への切換えに応答するか、レジスタ201-15にロードされるマイクロック信号の生成と同時に生じる。書込みカリップのより生成される時、この書込みのPDAクロックが2進数のの場合時に生じる。プログラム命令に関する書込み操作の発生を許容する。

書込みアドレス・レジスタ203-22の内容は、レジスタ203-22が0、1又は15のアドレスを記憶する度に信号を出力回線上に生じるよう作用するセレクタ・スイッチ203-14を介してデコーダ回路網203-28に与えられる。この信号は、書込みフリップフロップが2進数1の状態にある時、ゲート回路(図示せず)により書込みクロック・バルスの生成を禁止する。更にデコーダ回路網203-28はブロセス状態レジ

スタ204-20からモード信号を受収る。プロセサ200がマスター操作モード又はスレープ操作モードにあるかどうかを表示する信号の状態は出力信号と「AND」され、プロセス制御レンスタ204-22に対する入力として与えられる別の出力回線上で例外信号を生じるために使用され、スインチ201-14の例外割込み位置の選択を満起する。前述の如く、この作用はスクランチパント・メモリー203-10のプロセス状態レンスタ場所(GRO)の内容の変更を阻止する。

アドレス指定されたレジスタ場所の内容は第1の2位世データ・セレクタ・スイツチ203-18を介してスクラツチ・パツフア・レジスタ203-16に統出される。次にこのパツフア・レジスタ203-16の内容は別の2位置データ・セレクタ・スイツチ203-20を介して処理セクション204に選択的に与えられる。データ・セレクタ・スイツチ203-14、203-18、および203-200合々の各位置は、レジスタ201-15に批出されたマイクロ命令に含まれ

55)

は照合のため必要なプロセス状態レジスタの内容 に対するアクセスの護度のため、このレジスタの 内容を表示する信号は処理セクション 204のレジスタの1つ(即ち、レジスタ204-20)に 記憶される。このように、プロセス状態レジスタの内容を記憶するための汎用レジスタの記憶場所は、削込みの発生と同時にセクション 204のプロセス状態レジスタの現在値を記憶するよう作用する。

 る異なるフィールドにより選択可能である。スクランチパッド・メモリー 203-10は、プロック204-12の4つの作業レジスタのいずれかに選択的に接続された1対の出力パスの1つから与えられるデータ信号を受取る。

16個のレジスタの各組は、現行プロセスの制御に必須の情報を記憶するためのプロセス状態レジスタ(PSR)場所(汎用レジスタ ①)を含みている。レジスタの最初の8ピット位置は操作のモード(の場所ではないないではないないではないないではないないである。次の位置は、操作のモード(の場所である。次の位置は、操作のモード(の場所である。などうかを表でしている。などのかを変更できるかどうかをではないないである。とうかをはないないである。とうかをはないないである。とうかを位置といいないでは、といいでは、アード・ピット位置と、作用の関連を表して、変更といいでは、現れているのでは、ないのではないのでは、ないのではないのでは、ないのではないのでは、ないのではないのではないのではないではないのではないのではないのではないでは、ないではないのではないではな

60

対アドレスを記憶する制御プロック・ベース (CBB)レジスタ場所を含んでいる。決して変 更されない最上位優先順位レジスタの組(レベル ロ)の第1のレジスタGRDは、制御ブロック・ベースの情報を記憶する。削込み制御ブロック (ICB)テーブルは、削込みのタイプを処理するための情報を記憶する256グループの記憶場所を含んでいる。例外制御プロック(ECB)テーブルは、例外のタイプを処理するための情報を記憶する16グループの記憶場所を含んでいる。

例外は、 16の例外処理ルーチンの1つにプロセサ200を自動的に入れるプロセサ検出条件である。 この例外条件は、プロセサがマスター・モードに入る時プログラム命令のピット 10~13 に対応する4ピットの例外番号により識別される。他の全ての場合には、例外番号は零である。例外番号(ECB#) は、例外処理ルーチンを指示する4ワード例外制御プロック(ECB)の1つの識別に使用される。 ECBのバイト・アドレスは、制御プロック・ベース(CBB)- 16(ECB#

+ |) に等しい。各ECBは、プロセサ200が 例外ルーチンに入る前に現行プロセスに関する情 報を記憶するためのスタツク域として作用する保 管域ポインタに加え、PSR、'ICおよび PTBR レジスタをロードする値を含んでいる。

割込み制御プロック(ICB)のアドレスは、 制御プロック・ペース(CBB)+16(ICB#) に等しい。このICB#は前述の割込みワードから 得られる。同様に、ICBは4ワード・プロック であり、PSR、IC、GR14および PTBRレ シスタに対する値を含んでいる。

処理セクション 2 0 4

とのセクションは、プログラム命令の処理に必要な演算論理操作の全てを行う。該セクション204は、1対の36ビットのオペランドに対して演算、シフトおよび論理的操作を行う事が可能な加算/シフト装置204-1を含む。本装置204-1の加算装置部分又はシフト装置部分のいずれかにより生じた結果はマイクロ命令に応答して選択され、その後プロック204-12の作

69

およびスクラッチパッド・パッフア入力スイッチ 203-18)からロードできる。 このレジスタ がロードされると、レジスタをロードするため必 要な督込み信号はレジスタ201-15に飲出さ れるマイクロ命令に含まれるフイールドにより確 立される。

第2図から判るように、前記レジスタは1対の 出力パスWRPとWRRに接続される。パスWRP はアドレス入力204-5と、スイツチ203-18と、スクランチパンド・メモリー203-10 に接続する。パスWRRはAオペランド・スイツ チ203-20と、Bオペランド・スイッチ204 -1と、レジスタ204-20と、レジスタ204 -22に接続する。パスWRRおよびWRPに対 して接続するため選択されたレジスタは、レジス タ201-15に読出されたマイクロ命令内に含 まれる1対のフィールドにより示される。

第2図から判るように、処理セクション204 はプロセス制御レジスタ204-20とプロセス 制御レジスタ204-22を含んでいる。前述の 業レジスタのいずれか 1 つおよびデータ出力レジスタ204-14に対して1対の出力回線上の4位置データ・セレクタ・スイッチ204-8を介して選択的に転送される。データ出力レジスタ204-14はプロセサ・データ・インターフェ-ス600の回線に接続する。

本発明の目的に対しては、加算/シフト装置204-1は構造上公知のものと考える事ができる。又、同装置204-1は、J・P・スタンフォート(Stafford)の米国特許第3,811,039号に開示された如き回路又は本明細費に引用された他の米国特許出顧に開示された回路のいずれかを含んでもよい。

プロック204-12は、命令カウンタのためおよび命令の実行中アドレスのための一時的記憶を提供する4つの作業レジスタR0乃至R3を含んでいる。このレジスタは、スイッチ204-8に接続されたソースの内のいずれか1つ(即ち、加算/シフト装置204-1、アドレス・スイッチ204-6、PSR/PCRスイッチ204-24、

60

如くプロセス状態レジスタ204-20は出力パス W R R を介してスクランチパンド・メモリー 203-10からロードされる。プロセス制御レジスタ204-22は8つの全ての割込みレベル に共通の36ビント・レジスタである。

プロセス制御レジスタ204-22のビット位 位は下記の情報を含んでいる。ビット位置0~8 は下記を含む異なるタイプのマスター・モードで ない例外を表示する。即ち、

PCRビット位置		191]		<u>91</u>		2	_1_		
0 .	未完	了操	作、		额	R	A Z	は, Al	RDA
	上の	siu	10	0	から	O	応答	なし	
1	~ ; ≟:	ッ・	ァト	· 1	スに	瞳	客状	態(+-
the second	検査)			., .	٠.		٠.	
2	~ -	.; ·	T 2	, -t-	スロ	主客	•		

- 2 人ページ・ナクセス障害
- 3 ページはメモリー中に存在せず
- 4 違法操作
- 5 プロセス・タイマーはランアウト
- 6 桁あふれ
- 7. ロックアップ障害

8 アドレス位置合せ不良

「障害」なる用語は必らずしもハードウエアの 故障発生を意味するものでなくエラー条件等も含 むものである。

ピット位置9~15はパリテイ・エラーの場所 を識別し、ピット位置23~26は PNIDおよび AIL回級から受収つたプロセサ畓号とレベルを 識別する。ピット位置27は割込み禁止ピット位 置であり、ピット位置28~35は2進数1にセ ツトされる時ピツト位置に対応するレベル(例、 ヒット28=レベル0)における削込みを表示す る 劉込み要求ピットを記憶する。 ピット位置27 ~35は出力パスWRRを介してプロック204 - 12のレジスタ列からのプログラム命令により ロード可能である。レジスタ204-20と204 - 22の各々の内容は、2位置データ・セレクタ ・スイッチ204-24を介して4位置データ・ セレクタ・スイツチ204-8の位置の他の1つ に対して入力として選択的に与えられる。レジス タ204-20は又、2位置操向セレクタ・スイ

63

あるか、又統出し操作サイクルか書込み操作サイクルであるかどうか表示するよう符号化されたマイクロ命令のフィールドの1つのピットに対応する。 | メモリー・サイクルの開始即ち1指令の開始と同時に、操向スイッチ204-10からの信号はプロセサ200のデータ・インターフェース600の適当な回線に対して信号を与える操向レジスタ204-16にロードされる。前に述べたように、別の操向情報を含む指令はPI指令の場合におけるアドレス・スイッチ204-6の位置2により与えられる。

又第2図から判るように、処理セクション204 は、WRPパスに接続されたレジスタの1つから アドレス信号を受収るアドレス入力204-5を介してアドレス指定可能なスクラッチパッド・メモリ-204-4は、局部メモリー・モジュール500をアドレス指定するための絶対アドレスの生成に使用される8つの割込みレベルの各々に対してページ・テーブル・アドレス記憶を提

ッチ204- 10と4位置 アドレスセレクタ・スイッチ204- 6のPI位置に 接続する。

操向スイッチ204-10は、適正モジュールに対して指令を転送するため使用されるSIU100に操向情報を与える。レジスタ201-15に統出されたマイクロ命令に含まれるフィールドの1つはメモリー指令又はPI指令のいずれかに対すして適当な位置を選択する。メモリー指令のための操向情報は、マイクロ命令に含まれるフィールドから、スクラッチパッド・メモリー204-4からのページを付したアドレス情報又はバスWRPからの絶対アドレス情報を用いて生成される。

R/W指令に対しては、操向情報は下記の如く生成される。即ち、ピット 0 は R/W指令に対する 2 進数等であり、ピット 1 は局部/リモート・メモリーを規定しかつ PTWピット 0 (ページ付き)又はWRPピット 0 (絶対)に対応する。ピット 2~4 は PTW 1~3 (ページ付き)又はWRPピット 1~3 (絶対)に対応する。ピット 5~6 は、これが単ワード又は 2 倍ワード転送で

64

アドレス・セレクタ・スイッチ204-60他の2つの位置はメモリー即ちPI指令を与えるために用いられる。特に、アドレス・スイッチ204-6の位置1は、レジスタ201-15に記憶されたマイクロ命令ワードルンスをつったのでは、マイクロ命令ワードのではより返択される時、マイクロ命令ワードのではかられたフィールドに従つてピット0~8を含み、かつメモリー204-4からのページ付けされたアドレス情報かプロック204-12の作業レジスタにより出力パスWRPに与えられた絶対アドレス・ピットのでするよう符号化されたピット9~35を含むR/Wメモリー指令情報を

生成する。スイッチ204-6のPI位置が選択される時、このスイッチは、ピット0が2進数等であり、ピット1はレジスタ201-15に記憶されるマイクロ命令ワードの1フイールドにより与えられ、ピット2はPSRレジスタ204-20のピット9により与えられかつ現プロセスがあし、ピット5~8はレジスタ204-20のピット4~7に等しくかつモジュール内のポートのサイチャンネルを規定し、ピット3はSIU100により与えられるプロセサ対番号を指定するようで特しなれ、ピット4は零であり、ピット9~35に特しいプログラム可能インターフェース指令ワードを生成する。

局部メモリー・モジュール500の詳細

第4図は、本発明のシステムおよび本発明の数 示内容に従う局部メモリー・モジュール500の 望ましい実施態様を含む主プロックを示す。同図 において、モジュール500は、カツシエ記憶セ

67

含む8つのパイト・セクションに分割されている。各回路チップは、各ワードが4パイト (パイト=9データ・ピット+1パリテイ・ピット)を有する4つの40ピット・ワードに各プロックが規定される64プロックのアドレス場所即ち256のアドレス場所の容量を提供するチップの合計数を有する128のアドレス指定可能な2ピット巾の記憶域を含んでいる。

登録の記憶装置500~22は各カツシエ・ブロックのアドレスを記憶し、同様に4レベルに構成されている。装置500~22は、どのレベルのなれている。装置500~22は、どのレベルのな確定するためのラウンド・ロビン・カウレベルをでは80ビックを含む。カツンエの異なるエックは2つのとのようなコラムを含んでカツンエックは2つのとのようなコラムを含んでカツンエックは2つのとの方がですることを含んでから、本発明の目的のためには、本構成は構造上公知と考えられ、R・E・ランジ(Lenge)等の米

クション500-2、補助記憶セクション500-12、 ・4、入力レジスタ・セクション500-12、 制御回路セクション500-6、入力スイツチ・ セクション500-8、出力スイッチ・セクション500-10から図示の如く構成される事が判る。出力スイッチ・セクション500-10と入 カレジスタ・セクション500-12は、以下に 説明するようにSIU100を介してプロセサ対 PO又はマルチプレクサ・モジュール300のい ずれかに対してデータおよび制御情報を送受する。

第6図に更に詳細に示されるカッンエ記憶セクション500-2は、関連する制御回路500-21を有するカッシェ500-20と、関連する比較回路500-24を有する登録簿記憶装置 500-22と、ヒット論埋回路500-28と、制御回路500-26とを図示の如く構成してなる。カッシエ記憶装置は4つのレベル即ちセクションに構成され、その各々は構造的に公知の複数個のバイポーラ回路チップを構成されている。各レベルは、失々5つのバイポーラ回路チップを

68

国特許第3,845,474号に開示された補成と関連させる事ができる。 1カッシェ操作サイクルの間、4パイトが8つのセレクタ回路の1つの番号を介して出力マルチプレクサ・スイッチ500-10に読出される。

なる。回路500~48はカウンタ回路および遅延回級回路を含んでいる。 これは構成上は公知であるが、メモリー・モジュール500~2の全操作を同期させるためのタイミング兼制御信号を与える。

補助記憶装道500-40は、構造上は公知の4KのMOSメモリー・チップから構成され、各ワードが40ビット(32Kプロック)を有する128Kのメモリー・ワード容量を有する。データ訂正報パリテイ発生回路は、補助記憶装置500-40から流出されかつこれに書込まれるワードにおけるエラーを検出して訂正するよう作用する。本発明の目的のためには、これ等回路は構造上公知のものと考える事ができる。

第6図から判るように、入力レジスタ・セクションはゾーン、アドレス球指令(ZAC)レジスタ500-120、第1のワード・バンフア・レジスタ500-122と第2のワード・バンフア・レジスタ500-123を図示の如く結合してなる、ZACレジスタ500-120は第8図に

(71)

プロツク500-6の諸回路は、ZACレジス **タ500-120に記憶された指令により指定さ** れる操作を実施するため局部メモリー・モジユー ルの異なる部分を付勢するための各種の制御兼タ イミング信号を生成する。これは、補助記憶装置 500-40に書込まれ、又補助記憶装置500 - 40とカツシエ500-20からそれぞれ読出 されるデータ信号のグループを選択するため入力 マルチプレクサ・スイツチ 5 0 0 - 8 および出力 マルチプレクサ・スイツチ500-10に対する 制御信号の分配動作を含んでいる。本発明の目的 に対しては、以下に論述する第7図の諸回路に加 えて、マルチプレクサ・データ・セレクタ回路お よびレジスタは構造上公知と考えられ、前述のテ キサス・インストルメンツ社のテキストに開示さ れた回路の形態をとる事ができる。

第7図はプロック500-6、500-21、500-26かよび500-46のあるものを更に詳細に示している。同図によれば、プロック500-6の制御回路は複数個のAND/NAND

示されたフォーマットを有する ZAC指令ワードを記憶する。入力パッフア・レジスタ500ー123は接続されて、リクエスタ・モジュールによりインターフエース603のDTM回線に与えられる ZAC指令のデータ・ワード(単数又は複数)を受取る。レジスタ500ー122と500ー123の内容は2つのマルチブレクサ・スイッチ500ー8の一方の異なるパイト位置に与えられる。本発明によれば、スイッチ500ー8も又、前述の如く補助記憶装置500ー40とカッシエ500ー20に費込まれる組み合わされる補助記憶装置から統出されたデータを取る。

ZACレジスタ500-120の指令内容はプロック500-6に含まれるデコーダ・ゲート回路に与えられ、アトレス信号はプロック500-6の諸回路、登録簿記憶装置500-22、カッシエ500-20、およびそのアトレス指定のための補助記憶装置500-40に分配される。

(72

ゲート500-60乃至500-74を有する事が判る。ゲート500-60、500-61、および500-62はZACレジスタ500-120からZAC指令ピット信号およびカツシエ・バイバス信号の異なるものを受取るよう接続されている。これ等の信号は図示の如く組み合わされ、ゲート500-64および500-74に与えられる。その結果得られる晩出しロードおよび普込みロード指令信号はカツシエ制御回路500-21、登録簿制御回路500-26および補助記慮接置制御回路500-46に対して図示の如く与えられる。RCL000 およびRCL100 の如き他の指令信号は又補助記慮回路500-46に与えられる

第7図から判るように、カツシエ制御回路500-21は、書込みカツシエ・タイミング信号WRCACHE100を書込みクロツク可能回路500-214に与える直列接続されたNAND/ANDが-ト500-210および500-212を有する。書込み可能回路500-214は構造上公知

の論理作用ゲート回路を含み、この回路は書込み作用サイクルの実行に必要なカッシエ500-20 に対する適当なタイミング信号を与える。更に、制御回路は、書込み指令および観出し指令にそれぞれ応答して補助記憶装置500-40から80 ビットの更新されたデータかイプロックのデータのいずれかをカッシエに書込むのに必要なアドレスをビット32の状態を変更するよう作用するAND/NANDゲート500-216乃至500-2222を更に含んでいる。

一同様に、登録時制御回路は直列接続された NAND /ANDがトト500-260、500-262 よび500-264を含み、その最後のゲートは 書込み可能回路500-266に対して書込み登録 録薄タイミング信号を与える。この書込み可能回路500-266は構造上公知の論理ゲート回路 を含み、これは昔込み作用サイクルの実行に必要 とされる登録簿記憶装置500-22に適当なタ

補助記憶制御回路 5 0 0 - 4 6 は第 1 の グルー 75

の諸回路の使用可能動作が禁止される。

は 第7図の最後のグループの回路は第6図のヒツ ド・レジスタ 回路 500-28を構成する。この 回路は、図示の如く接続されたANDゲート500 - 281 に加えて NAND/AND ゲート500-280と500+282を含む。NAND/ANDグ - 1 5 0 0 - 2 8 0 社 比較回路 5 0 0 - 2 4 か ちその結果生じた比較信号を受取り、ゲート 500 - 282に登録簿比較表示を与える。更にゲート 15旬旬 - 282の出力はヒツト・レジスタ・ブリ ップフロップ500-284のセット入力に与え られる。NAND/ANDグート500-284はフ リップラロッグ 5 0 0 - 2 84 0川 セット入力に 対し状態反転して与えるSIU 100 からの受入れ ZAC信号を受取る。フリップフロップ500-284からの2進数1および零の出力信号はその 後第7図のプロックの各々に対して分配される。 ツムツッち 0.0 - 47.8 の諸回路は書込み信号を 生じるよう作用する公知のゲートを含む。

砂ステムなマンタニフェース装置 100の詳細

プの直列接続された AND/NAND ゲート500-4 6 0 乃至 5 0 0 - 4 6 8 を含む。これ等ゲート は補助記憶装置要求信号BSREQ100を生成し、 データ信号に補助記憶装置の説出し/書込み操作 サイクルを開始させ、SIU100 に対して補助記 憶装置のデータの転送を可能にするよう作用する。 グート500-460乃至500-468は、登 録簿ヒツトがない時(即ち、信号 HIT000=1) 説出しノ街込み操作サイクル、書込み操作サイク ル、および統出レノクリア操作サイクルに対する 補助記憶装置要求信号 BSREQ100を生成する。 第2の直列接続された AND/NAND ゲート500 - 470万至500-476は、エラ-条件(即 ち、信号 LME 000 は 2 進数零である) の発生と 同時に補助記憶装置費込み禁止信号 DISABBSWR 100を生成するよう作用する。例えば 1 WRITE サイクルの統出し部分においては、非適正なエラ - 条件の検出は信号 LME000 を 2 進数等に強制 する。このため、プロツク500-266と500 - 2 1 4 の諸回路と共にプロツク 5 0 0 - 4 7 8

(76)

割込みセクション101

前述の如くシステム・インターフエース装置 100は複数個のクロスパー・スイツチを介して 第1回のシステムの各モジュール間の連絡を行う。 別個のクロスパー・スイツチを船をごコール の名のはモジュールの信号を収入エースののはモジュールがある。 第3aQはモジュールがションコーの名には スマチをの前込みでは、第1日ののよりながである。 1日ののからのはモジュールがある。 本のがあるでは、 1日のののは、 1日のののは、 1日のののでは、 1日のののでは、 1日のののでは、 1日ののでは、 1日のでは、 1日のでは、 1日ののでは、 1日のでは、 1日ののでは、 1日ののでは、 1日のでは、 1日ののでは、 1日ののでは、 1日ののでは、 1日ののでは、 1日ののでは、 1日のでは、 1日のでは、

第3 a 図から判るように、サービスを要求する 時名モジュールは、削込み優先順位禁制御ブロック 101-2の諸回路に与えられるその I D A 回 級上の適当な削込み識別子情報と共に、その割込 み要求(IR)回線上に信号を与える。プロック 101-2の諸回路は全ての割込みインターフェースを監視し、実行中のプロセスの優先順位より高い順位を有する要求がある時プロセサ 200 K 対応する適当なプロセサに信号する。プロセサ 200 が要求を受入れる事ができる事を信号する時、SIU100 はプロセサ 200 K 対する最優先順位の要求と関連する識別子情報をゲートする。 この 減別子情報は、パリティ・ピット、3 ピット・チャンネル番号を有する1 ピット・プロセサ番号を有する8 ピットの削込み制御プロック 番号を有する。

割込みセクション | 0 | 1 について更に詳細に考察すれば、プロック | 0 | 1 - 2 の諸回路にはプロセサ番号および割込み要求信号を復号するデコーダ回路を含む。パリテイ・エラーがないものと仮定すれば、デコーダ回路からの出力信号は表示されたプロセサの論理回路の優先順位論理回路に与えられる。優先順位論理回路は割込みレベル信号を復号し、最優先レベルを決定し、次いて最優先

(79)

回線又はレベル等存在(LZP)回線の2進数1への強制に先立つて強制されたSIU100に応答してプロセサ200がIDR回線を2進数1に強制する時、AIL回線に与えられる。現プロセスが割込みされないよう禁止されていなければ、割込み要求はプロセサ200に現行プロセスを中断させ、前述の識別子情報を含むSIU100 から割込みワードを受入れさせる。特に、この割込みワードは下記の如くフォーマット化される。即ち、

ビット 0 は新らしい割込みビット位置である。 2 進数 1 にセットされると割込みは新らしく、2 進数場にセットされると割込みは再開されるべき 前に割込まれたプロセスである事を表示する。

ビット 1~17 は使用されず、2 進数等である。 ビット 18~27 は削込み制御プロック番号を 規定してビット 18 と 27 を 2 進数等にセットさせる。

ビット28~31はSIU100 により生成され、本発明に従い本文中に説明される如くソース・モジュールを識別する。

レベルと最上位のポート順位を有するモジュールが選択されるようにポート順位を決定する。あるレベル内の割込みポート順位は下記の如くである。即ち、オールド;ポートL;ポートA、ポートB、ポートC;ポートH;ポートB;ポートド。ポートG;ポートH;ポートJおよびポートド。
この事は、第1図のシステムにおいては現行プロセスのポートが最優先順位を有し、これに続いてSIU100、高速マルチプレクサ300、上位プロセサ700、プロセサ200、および低速マルチプレクサ400となる。

プロック 101-2の優先順位回路は n 個の出力回線の1つに出力信号を生じるよう作用する (但し、nはシステム内の割込みモジュールの数) n 個の出力回線は8位置のデータ・セレクタ・スイッチ101-4に与えられ、該スイッチはこの 時レジスタ101-6にロードされつとあるレベルより高い優先順位を有する割込みレベルの割込み ひいんに 信号を選択する。レジスタ101-6か 6の出力信号は、高レベル割込み存在 (HLIP)

80

ピット32~35は多数のポートを有するモジュールにより生成され、本発明に従い本文中に説明される如くソース・モジュール内のサブチャンネル即ちポートを識別する。

プロック 10 1 - 2 の諸回路の構成に関する更に詳細な内容については、本明細書の頭書に引用した「優先顧位割込みハードウェア」なる係属中の米国特許出願を参照され度い。

又、割込み優先回路 1 0 1 - 2 からの出力回線は別のデータ・セレクタ・スインチ回路 1 0 1 - 8 に与えられる事が判る。最優先順位を有する要求側モジュールのみが信号をセレクタ回路 1 0 1 - 8 に与えるため、セレクタ回路は、要求側のモジュールが与える優先順位が接続する物理的ポート(即ち割込みワードのピット 2 8 ~ 3 1)を設別する予め定めたワイブド・インされた符号化操向信号の組を与えるように接続されている。

本実施態様においては、下記の操向コードが第 1 図のモジュール識別のために生成される。

コード	殿別された SIUポート (モジユール)
0000	局部メモリー・モジユールーポート
	LMO
0001	ポート K
0010	SIU100 -#- > L
0101	低速マルチブレクサ400一ポート
	J
0110	プロセサ200ーポートG
1101	高速マルチブレクサ300一ポート
	A
1110	上位プロセサ700一ポートE

セレクタ回路101-8により生成された4ピ ツト・コードは更にゲート回路網101-12内 に含まれる 1 グループの公知の A N D ゲート 回路 **に与えられる。異なるソース・システム・モジユ** - ルにより与えられる他の職別子情報は又回路網 101-12の他のゲート回路に与えられる。特 に、各モジュールは、8位量のデータ・セレクタ ・スイッチ回路 | 0 1 - 14 の各位置の 1つに対 してそのIDA回線を介して割込み制御プロツク

83)

ターフエース600上のマルチプレクサる00に 転送するかを確定する優先回路を含んでいる。更 れ、セクション102は、どのソース・モジユー ルがデータ又は指令を局部メモリー・モジユール 500に転送しようとしているかを決定する優先 回路を含んでいる。

- 1モジュールが他のモジユールに対する要求を 生成した時1対のモジユール間の転送が生じる事、 およびとの要求が他のモジユールにより受入れら れた事が判るであろう。要求が受入れられるため には、要求側のモジュールは最優先順位を持たね はならず、両モジユールは情報を受収る状態にな ければならず、転送が行われる転送経路は使用可。 能でなければならない(即ち、使用中でない)。

プロセサ200化よりセクション102化与え られる信号に関しては、これ等信号の発生は、第 2図のプロセサ・レジスタ201-15に銃出さ れるマイクロ命令の異なるフィールドにより大き く左右される。例えば、プロツク102-4の緒 回路に与えられるプロセサ200からの活動出力

番号(ICBN) を与える。 貝に、名モジュールは、 削込みインターフエースの IMID回線を介して回 路網101-12のゲート回路の他のものにソー ス・モジュールの要求側のサプチャンネル即ちポ - トを識別する情報を与える。プロセサ200が その削込みデータ要求(IDR)回線を2進数1 に強制する時、SIU100 はゲート回路網 10.1 - 12からの信号を 4位 鎧データ・セレクタ・ス イツチ回路 101-20 の各位置の 1つを介して プロセサ・データ・インターフェース 6000 SIUからのデータ(DFS)パス回線に与える。 スイツチ 101-20の他の位置については本発 明の理解と関連しないため図示しない。

_ データ転送セクンヨン | 0 2

第3b図はシステム・インタ-フェ-ス装置 100のデータ転送セクション102を示す。こ のセクションは、どのソース・モジュールが指令 をそのプログラム可能インターフエース601上 の髙速マルチプレクサる00に転送し、かつどの ソース・モジユールがデータをそのデータ・イン

84

ポート要求(AUPR) 回線は、統出しノ書込みメ モリー即ちプログラム可能インターフエース指令 の転送を規定するよう符号化されるレジスタ 201 - 15 に統出される各マイクロ命令のSIU要求 タイプ制御ピツト・フィールドに従つて可能とな る。 2 位置データ・セレクタ・スイツチ 1 0 2 -2に与えられるプロセサ・データ・インターフエ - ス 6 0 0 の 対 S I U デ - タ 回線 (D T S) は、 第2図のプロセサ・データ出力レジスタ204-| 4 にロードされるマイクロプログラム制御下で 生成される指令情報を構成する。対SIU操向デ - タ(SDTS) 回線は、第2図のプロセサ操向レ シスタ204-16にロードされるマイクロプロ グラム制御下で生成される信号を受取る。

第1図のシステムに対しては、I/Oプロセサ のみが指令をマルチプレクサ500のみに転送し、 プロセサ200は信号を回路網102-4に与え る。従つて回路網102-4は、モジユールが指 令をマルチプレクサる00に転送を欲する時点を 確定するためプロセサ・モジュールから操向情報

を復号するデコーダ回路を含んでいる。 1つ以上 のモジュールが同じサイクル中に転送を欲する時 1つ以上の I/Oプロセサがある場合、回路網 102-4に含まれる優先順位回路網は最優先順 位を割当てられるモジュールを選択し、そのブロ グラム可能インターフエース601の PDFS回線 上のマルチプレクサる00亿対する前記モジュー ルによる指令の転送を可能にする。特に、回路網 102-4は、適当なモジュールからの信号を通 択する2位置セレクタ・スイツチ102-2に対 して信号を与える。これは、マルチプレクサ300 がSIU100 に対し、PIR回線を2進数1に強 制する事により指令を受入れる用意がある事を信 号する時に生じる。同時に、回路網102-4は APC回線を2進数1に強制してマルチプレクサ 300に対して PDFS回線に与えられた指令を受 入れる事を信号する。プロセサ200が命令を実 行してこれにプログラム可能インターフエース (PI)指令をマルチプレクサる00に対して送 出させる時、プロセサ200は指令のピットるに

87)

令(2AC)に応答して生じる。マルチプレクサ 300が指令を前送する時、SIU100 は、マルチプレクサ 300から受取つたマルチポート缺別子情報に従属する適当な4ピットのリクエスタ職別子コード(操向コード)を生成する。この情報はメモリー・モジュール 500により記憶され、モジュール 500が脱出しデータ転送要求を生じてマルチプレクサ 300に戻される。又、SIU100 はこの要求を受入れる時、回線ARDAを2進数1に強制する事によりマルチプレクサ 300に通知する。

既出しデータ転送要求(RDTR)回線は、メモリー・モジュール500によりセットされる時、 回路網102-14に対して1操作サイクルの間 に読出された情報を転送する用意がある事を信号 する。局部メモリー・モジュール500は又メモ リーからのリクエスタ識別子(RIFM)回線に信 号を与えて情報が転送されるべき要求側モジュールを誠別する。 プロセサの番号は別を躍く。マルチブレクサ300は、割込み要求を出しこの時プロセサ番号が前述の如く割込みデータの一部として含まれる迄は指令に含まれるプロセサ番号を記憶する。PI指令がマルチブレクサ300に前送される時、リクエスタとしての操向情報職別プロセサ200はマルチブレクサ300ボートA)と関連するレジスタ102-6に記憶される。前述の如く、マルチブレクサ300がデータ転送脱出し要求をSIU100に対して生成する事により応答する時、レジスタ102-6の内容はデータを受取る実際のモジュールとしてプロセサ200を触別するのに用いられる。

データ信号をマルチプレクサ300に転送するために同様な構成が用いられる。 第1図において、メモリー・モジユール500はデータをマルチプレクサ300に転送する唯一のモジユールである。 このような転送は前述の如く回路網102-20を介してマルチプレクサ300によりメモリー・モジュール500に前送される銃出しメモリー指

88

特化、デコーダ回路網 | 02-14内の諸回路は PIFM回線に与えられた識別信号を復号し、局部メモリー・モジュール 500が情報をマルチプレクサ 300 (マルチプレクサ 300がこの情報を受取る用意があるものと仮定して)に情報を転送する用意がある事を前記信号が表示する時、デコーダ回路網 102-14は適当な信号をセレクタスインチ | 02-12とゲート回路網 102-16内の諸回路とに対して与える。

更に、デコーダ回路網102-14は信号をデータインターフエースの競出しデータ受入れ
(ARDA)回線に与えて、そのインターフエース
600のSIUからのデータ(DFS)回線を
入れるべき事をマルチブレクサ300に対して信
号する。プロック102-16の話回路は適当エスマルチボート酸別子情報をSIUからのマルチボート戦別子(MIFS)回線に与え、RIFM回線から得られる要求側サプチャンネルを 歳別する。 転送が生じる時、回路網102-14は RDAA回線を2進数1に強制して、要求側のモジュールに対

してデータがメモリー・モジユール500により 受入れられた事を信号する。

回路網102-14に類似の構成をSIU100 に用いて第 1 図のモジュールのいずれかからの PIおよびメモリー指令を局部メモリー・モジュ - ル500に転送する。モジユール500は、ブ ログラム可能インターフエース又はメモリー指令 のいずれかを受入れる用意がある時、デコーダ回 路網 102-20に与えられるプログラム可能イ ンターフエース要求(PIR)回線又はZACイ ンターフエース要求(2IR)回線のいずれかを 2進数1に強制するよう作用する。更に、プロセ サ200と、プロセサ700と、マルチプレクサ 300とは回路網102-20の信号を活動出力 ポート要求(AOPR) 回線に、又操向データを各 データ・インターフエースのSIU回線に与える。 モジュールの各々により与えられる操向情報の復 号と同時に回路網102-20は、メモリー・モ ジュール・データ・インターフエース 6 0 3 の対 SIリデータ転送回線に対して最優先順位を有す

(91

チ102-20を介してプロセサ200に前送するよう作用する。プロセサ200は一時に1つの指令を処理するため、プロセサ要求に応答してプロセサのDFS回線に対する転送のためセレクタ・スインチ102-20に対しデータを与えるモジュール間には競合が生じ得ない事が判るであろう。即さ、プロセサ200が指令を第1図のモジュールの1つに送出した後、その作用は抑制されて要求されたデータの受収りを留保する。SIU100は、プロセサの要求の受入れと同時に、プロセサARA回線を強制してプロセサの操作を遅延させる。

別個の回路網102-40はPI指令に応答するこれ等モジュールからのデータ戻し要求を処理する。回路網102-40は、図示しない他のモジュールのレジスタと共にレジスタ102-6からRDTR回線に与えられる信号を復号する。モジュールが要求されたデータをプロセサ200に戻そうとしている事(即ち、マルチブレクサ300のレジスタ102-6に記憶されたリクエスタ識

るモジュールに信号を与える事を可能にするための3位置セレクタ・スイッチ 102-24に適当な信号を生成するよう作用する。又、回路網 102-20は、ゲート回路網 102-26を介して局部メモリー・モジュール・インターフエース 603の対メモリー 要求缺別子 (RITM) 回線上の適当なリクエスタ 缺別信号と共に、プログラム可能指令受入れ(APC)回線又は ZAC指令受入れモード(AZC)のいずれかに対して信号を与える事が判る。

最後の2つの回路網102-30と102-40を用いてメモリー・データおよびプログラム可能インターフエース・データを、プロセサ200により前に生成されたメモリー指令およびPI指令のそれぞれに応答してプロセサ200に対して転送する。第3b図から判るように、優先順位デコーダ回路網102-30は回路網102-14と同じ入力回線を有し、同じ方法で要求されたメモリー・データを第3a図のデータ・セレクタ・スイッチ102-32と4位置のセレクタ・スイッチ

199

別子) 事をSIU100 が検出すると、回路網102 - 40は、要求されたデータをプロセサ200に 戻そりとするモジユールのPIインターフエース の PDTS回線からの信号を与えるように 3位置デ - タ・セレクタ回路 1 0 2 - 4 2 を条件付ける値 号を生成する。とれ等の信号は、更に、モジユー ル要求信号により条件付けられる第3a図のセレ クタ・スイツチ 101-20を介してプロセサの DFS回線に与えられる。次の操作サイクルの間、 回路網102-40はRDAA回線を2連数11C強 制して、PDTS回線に与えられたデータが受入れ られた事、およびこのモジュールはこの時このよ うなデータを除外できる(即ちその出力レジスタ をクリアする)事をモジユールに対して信号する。 とのように、スイッチ101-20は3つのタイ プのデータの内のいずれか 1 つをプロセサのデー タ・インターフェース 6 D D の D F S 回線に選択 的に与える事が判る。

本発明の目的においては、第3 b 図のプロック の各々に含まれる諸回路は構造上公知であると考 える事ができ、テキサス・インストルメンツ社の 前記の文献に示される論理回路を含めてもよい。 又、本発明の目的に対しては、スイッチング回路 網は従来周知のクロスパースイッチを含む事がで きる。

作用説明

本発明のシステムの作用については、第1図乃至第9図に関して以下に説明する。第8図から判るように、局部メモリー・モジュール500は多くの異なるタイプの2AC指令の実施が可能である。要約すれば、モジュール500は下記の如く定義される5つの異なるタイプの2AC指令の処理が可能である。

1. 読出し単指令

アドレス指定されたメモリー場所の内容(1ワード)が脱出されてリクエスタに送出される。メモリー内容は変更されない。 ZACビット 9は、カツシエがロードされるかパイパスされるかを規定する。然し、もしこのプロックが既にカッシェにロードされていれば、説出しサイクルがカッシ

65

リクエスタにより与えられるデータ・ワードの 1万至4パイトがアドレス指定されたメモリー場 所に記憶される。記憶されるパイトはゾーンピットで指定される。ゾーン・ピット 5、6、7 および8 はそれぞれパイト 0、1、2 および3 を制御する。記憶されないパイト位置のメモリー場所は変更されずに残る。アドレス指定されたワードを含むデータ・プロックはカッシェ内にロードされない。然し、プロックが既にカッシェ内にある時、ワードが更新される。

5. 書込み2倍指令

リクエスタにより与えられる 2 データ・ワード はアドレス指定された対のメモリー 場所に記憶される。 このデータ・プロツクはカツシエにロード されない。 然し、プロツクが既にカツシエ内にある時、 2 ワードが更新される。

異なるZAC指令に対する特定のコードは下記の如くである。他の可能な11のコードが違法として定域され、前述の如くエラー信号を生じる。

エ内で行われて情報がカツシエから取出される。

2. 読出し/クリア単指令

アドレス指定されたメモリー場所の内容(1ワード)は院出され、リクエスタに送出され、メモリー場所(1ワード)は良好なパリティ(又は EDAC)ビットを用いて等にクリャされる。アドレス指定されたワードを含むデータブロックはカッシエにロードされない。もしとのプロックが既にカッシエにロードされれば、アドレス指定されたワードも又カッシェ内で等にクリアされる。

3. 腕出し2倍指令

アドレス指定された対のメモリー場所(2ワード)の内容が統出されてリクエスタ・ワードに頃次送出される。メモリーの内容は変更されない。 2ACビット9はカッシェがロードされるかパイパスされるかを規定する。然し、もしこのプロックが既にカッシェ内にロードされておれば、脱出しサイクルはカッシェ内で行われて情報がカッシェから取出される。

4. 書込み単指令

		既田し単操作	既出し・クリア単操作	読出し2倍操作	書込み単操作(ゾ-ン化)	審込み2倍操作	
オッジエ・バインス ビット	6	2	1	2	1	1	
\ \ \	5 6 7 8	0 0 0	0 0 0 0	0 0 0	1/01/01/01/0		
CMD	1 2 3 4	0 0 0 0	0 0 1 0	0 1 0 0	1 0 0 0	1 1 0 0	

一たん絶対アドレスが計算されると、プロセサ 200は所要のメモリー指令ワードと、局部メモ リー・モジユール500に指令を指向するための 適当なSIU操作情報を生成する。操向および指 令は第8図に示されるフォーマットを有する。

前述の事を更に詳細に考察すれば、各命令の OPコードはZAC指令の発生により行われるメ モリーの照合操作を指定するよう符号化される。 最初の命令のOPコードは命令レジスタスインチ

99

ルの指標が指定される時、第2の汎用レジスタ場所に記憶される値を、レジスタR2において以前に記憶された結果に加算する同様な操作が行われる。ビット9に対する適当な値は第1の汎用レジスタにおけるよりもむしろ第2の汎用レジスタに記憶され得た事が容易に判るであろう。

命令の実行相においては、プロセサ 2 0 0 は局部メモリー 5 0 0 に対して 2 A C 指令を生成するよう作用して読出し操作を指定し、メモリー 204ー4 又は R 2 レジスタのいずれかから得た適当なメモリー・アドレスを与える。絶対アドレスをとれば、レジスタ R 2 からのアドレスは W R P パスに与えられ、アドレス・スインチ 2 0 4 - 6 およびクロスパー・スインチ 2 0 4 - 8 の R / W 位置を介してデータ・アウト・レジスタ 2 0 4 - 1 4 にロードされる。

操向スイッチ 2 0 4 - 1 0 はメモリーの操作サイクルに対する S I U操向を与える。信号は第 8 図のフォーマットを有し、R/W指令を局部メモリー・モジュール 5 0 0 又はこのモジュールが接

202-4によりメモリーに場所の1つを照合させるメモリー201-2に与えられる。 この場所の内容はレジスタ201-4に読出され、命令処理に必要とされるマイクロ命令シーケンスの制御記憶装置201-10における記憶アドレスを指定する1対のアドレスを含んでいる。

現命令の実行中に開始する部1の命令処理相においては、次の命令の指標ビットはスイッチ 203-14の位置3を介してスクラッチベッド・メモリー203-10の汎用レジスタ場所の指定された1つをアドレス指定するのに使用される(即ち、Lev,XR1)。場所の内容はベッファ 203-16に流出される。

指標レジスタの内容はスインチ 2 0 3 - 2 0 の位置 0 を介して、命令の変位フイールドがスイッチ 2 0 4 - 1 の位置 0 を介して加算回路 2 0 4 - 2 の B オペランド入力に与えられる。両者は一緒に加算され、その結果はスインチ 2 0 4 - 8 を介して作業レジスタ R 2 に転送される。第 2 レペ(100)

続するポート L M O に転送するため S I U が使用する情報を与える。これ等信号は、マイクロブログラム制御下でレジスタ 2 0 1 - 15 およびアドレススイッチ 2 0 4 - 10 の R / W 位置を介して操向レジスタ 2 0 4 - 16のピット位置にロードされる。

マイクロ命令フイ・ルドの符号化および操向情報の生成に関するとれ以上の内容については、係属中の米国特許出願「メモリー・ナクセス・システム」を照合され度い。

両方のレジスタ204-4および204-16 のローデイングに続いて、ブロセサ200は AOPR回線を2進数1に強制し、この状態がR/W 指令の局部メモリー・モジュール500への転送 のための信号シーケンスを開始する。又、プロセ サ200は命令カウンタ(IC)を増分し、作業 レジスタR3にその結果を記憶する。次いでプロ セサ200は、SIU100 からARA回線を介し て信号を受取り要求の受入れを表示する迄次のマ イクロ命令の実行を遅延させる。

する。

SIU100 は、データ・サイクルに続くアドレ スノ指令サイクルである 1 対のSIUサイクルを 要求するものとしてR/W指令を示す。局部メモ リー・モジユール500が指令を受入れる用意が あるものとすれば、2IR回級は2進数 1 である (第9図において波形は負の論理信号で示される)。 第3 b 図のS I U 優先回路 1 0 2 - 4 は、操作サ イクルの間局部メモリー・インターフエース 602 のDTM回線に対してSIUセレクタ・スイツチ を介して指令ワートを与えるよう作用する。プロ セサ 2 0 0 は、 SIU 100 が A R A 回線を 2 進数 1に強制する迄指令ワードをデータ・アウト・レ ジスタ204-14に保持しながら待機する。同 時に、SIU100 はAZC回線を2准数1に切換 え、モジユール500に対してR/W指令を受入 れる事を信号する(第9図参照)。

ARA回線における状態の変化の検出と同時に、 プロセサ200は、マイクロ命令の制御下で命令 の処理を完了する。即ち、要求されたデータワー ドが前述の如くSIU100 から受取られる迄待機 (100)

レス信号は、デ-タのブロックが既にカッシエ 500-20に存在するかどうかを確定するため に使用される。

又、回線 D T M 1 7 ~ 3 3 に 与えられる ア ド レス 信号 も 又 これから、 プロックの データ からの 読出の ための 補助 記憶 装 憧 5 0 0 - 4 0 に 与えられる 事が 刊ろう。

第9図から、要求される情報が既にカツシエ 500-20に記憶されたかどりかを決定するため登録時記憶装置500-22の探査を即時開始する事が判る。との探査操作は、クロック・パルス1Tと2T間の削陥の間に行われる。本事例においては、プロセサ200により要求される情報の一部がカツシエ500-20に存在するものと仮定する。

第6図において、プロック500-6の諸回路は2AC指令のビット1~4を復号する事が判る。 ゾ-ン・ビット5~8はどのパイパスがメモリー に智込まれるべきかを指定するよう符号化される。 ビット1は2進数1でありビット2~4は2進数 こゝで、メモリー指令は書込み単操作を指定するように符号化される。第8図および第9図において、2AC指令ワードの指令およびアドレス・データは、時点1T(即ち、システムクロック・パルス1Tが2進数1から2進数零迄切換る時の後録)においてAZC回線からの信号AZC100に応答して2ACレジスタ500-120に応答して2ACレジスタ500-120に記憶されたアドレス信号はDTM回線17~33から第6図に示される如く登録簿記憶で500-22および登録簿比較論理回路500-24に対して入力として与えられる。

特に、DTM回線26~32に与えられるアドレス信号は登録博記憶装置500-22をアドレス指定するためのプロック・アドレスとして使用され、回線DTM17~25に与えられるアドレス信号は登録簿書込み操作の場合に登録簿記憶装置500-22に書込まれる信号に対応する。登録簿比較回路500-24に与えられる同じアド

(104)

零であるため、信号 WROOO は 2 進数零である。 従つて、ゲート 5 0 0 - 6 1 は信号 RR100 を 2 進数零に強制し、信号 WR/RCL100 を 2 進数 1 に強制する。信号 WR/RLL100 はゲート 5 0 0 - 6 4 に対して与えられる。

信号 LME/DE000 は、通常局部メモリー・エラー又は登録簿エラーのない時 2 進数 1 である。 要求される情報がカツシエ 5 0 0 - 2 0 にあるものとすれば、ゲート 5 0 0 - 2 8 0 は信号 DIRCOMP100 を 2 進数 1 に強制する。 これは、更にゲート 5 0 0 - 2 8 2 をして信号 SETHIT 1 0 0 を 2 進数 1 に強制させる。 クロック信号 CLKDIR020 の発生と同時に、ヒット・レジスタ・フリップフロップ 5 0 0 - 2 8 4 は 2 進数 1 に切換る。従つて、信号 HIT000 と HITREG 1 0 0 はそれぞれ 2 進数等と 2 進数 1 に対応する(即ち、ヒット検出される)。

信号WR000 はゲート500-462を条件付けして補助記憶装置の指令信号BSCMD100を2 進数1に強制させる。書込み指令が妥当である

(即ち、適正コードおよびフォーマット)ものと 仮定すれば、信号TCERROROOO は2進数1で ある。従つて、補助記憶装置のタイミング信号 SLO4T/NSL02T100の発生と同時に、ゲート 500-464は補助記憶装置の要求信号 BSREQ 100 をタイミングパルス1Tと2Tの間の間隔 (第9図参照)において2進数1に強制するよう に作用する。これは補助記憶装置500-40に 信号してメモリ - 操作サイクルを開始させる。更 に、 id号 WROOD はゲート 500-470をして 信号 BSWR100を2進数1に強制させる。これは 書込み単指令であるから、ゲート500-472 は信号WRDBL000を2進数1に強制する。従つ て、信号LME000 の状態はゲート500-476 が信号 DISABBWR000 を2進数祭に強制する かどうかを確定する。エラーがないものと仮定す るため、2進数1である信号LME000 はゲート 500-476を条件付けして信号 DISABBWR 000 を2進数1に強制する。とれは、補助記憶 装置の督込み操作を生しさせる。

(107)

置換されるべき事を指定する。アドレス・ピット A33000 が2進数1である時、ゾーン・ピット 信号は、信号WD00-36100 およびWDP0-P3100 に対応するワード1のどのバイトが補助 記憶装置500-46から読出された信号RD00-36111 を置換すべき かを確定する。然し、アドレス・ピットA33000 が2進数等である時、ゾーン・ピット信号は、信号WD37-711とWDP4-P7100に対応するワード2のどのバイトが信号RD37-71111および RDP4-P7111 を置換すべきかを確定する。第9回に示す如く信号におけるデータは時点2Tで SIU100 に与えられる。

スイッチ 5 0 0 - 8 から結果として組み合わされた出力信号 WD 00 - 7110 および WP 0 - WD P7 1110は、時点 T 7 でカッシエ記憶装置 5 0 0 - 2 0 とプロック 5 0 0 - 4 4 の検査ビット生成回路に対するデータ入力として与えられる、従来の方法では、これ等回路は新旧の組み合わせデータ信号に対する所要のエラー検出歌訂正検査ビット

補助記憶装置の要求に応答して、補助記憶装置 500-40はデータの160ビットを出力レジスタ500-42に読出すよう作用する。このデータは、第9図に示す如くタイミング・バルス T7の発生に先立つて回路500-44の出力側で適正形態で生じる。

第6図から判るように、補助記憶装置500-46から読出されるデータおよび検査信号RD00-71111 はスイッチ500-8に対して1租の入力として与えられる。これ等の信号はレジスタ500-12からデータおよび検査信号WD00-71111 およびWDPPO-P7111 と合成される。これは、アドレス・ビット33および指令ビットの状態の機能として異なるパイトのソースを直接訳する回線DTMO5-08100に与えられるゾーン・ピット信号の符号化である。 書込み信号指令の場合、 ZACレジスタ500-12から得られるアドレス・ピット33の状態は、補助記憶装置500-46からのとのワードのパイトがSIU100 からのワードで

(108)

を生成する。訂正できないエラー条件の場合には、 これ等の回路は、強制されるべき信号 LME000 を2 進数等に強制する書込みエラー信号を生成す る。その結果前述の如く書込み操作サイクルの打 切りを生じる。

信号 RDLOAD100 は 2 進数零であるため、ゲート 5 0 0 - 2 6 2 を条件付けして信号 ENABLEWR100 を 2 進数零に強制する。従つて、登録薄書込み可能回路 5 0 0 - 2 6 6 は使用禁止された状態を維持する。然し、第 7 図からは、信号 WR000 が NAND/ANDゲート 5 0 0 - 6 1をして信号 WR/RCL100を 2 進数 1 に強制させる事が判ろう。登録 海エラー又は局部メモリー・エラーがないものと仮定したので、信号 LME/DE 000 は 2 進数 1 となる。従つて、補助記憶装置のタイミング信号 BS 8 T 10 1 の発生と同時に、NAND/ANDゲート 5 0 0 - 6 4 は信号 WRLOAD 000 を 2 進数等に強制する。信号WRLOAD 000 は NANDゲートをして信号 WRC-ACHE 100を 2 進数 1 に強制させる。従つて、

NAND/AND ゲート 5 0 0 - 2 1 2 は、クロック 信号 CLK 141 の発生と同時に信号 WRCACHE 100 を 2 進数 1 に強制するよう作用する。

第9図から判るように、カツシェ書込み可能回 必500-214はタイミング・パルス8Tの間 書込みカツシエ信号WRCACHE100 により条件 付けられて回線 DTM-26~31 に与えられるアド レス信号により指定されるコラムにおいて組み合 わせ信号WD00-71110とWDPU-P7110をカ ツシエ記憶装置500-20に書込む。アドレス ・ピット32の状態は、80ピットが書込まれる べきプロックの特定のコラムを規定する。更に、 信号 LWR80100 は 2 進数 1 (下位の 8 D ビット に習込み)であり、これがゲート500-218 をして信号 RDLDU 80000 を 2 進数 1 に強制さ せる。ゲート500-222はアドレス信号 CAADDR32100 に Z A C レジスタ 500 - 120 に配憶された状態アドレス信号をとらせる。即ち、 アトレスピット32が2進数1である時、信号 CAADDR32100は2進数1である。

(111)

がカッシェ 500-20に存在せず登録海比較が存在しない時(即ち、ヒットなし)は信号HIT 000 は2進数1となる事が判るであろう。同時に信号HITREG100 は、信号MISS100 を2進数1に強制する2進数等である。第7図から判るように、信号HITREG100はNAND/AND ゲート500-64をして信号WRLOAD000 を2進数1に強制させる。これにより、カッシェ記録表可能回路500-214が情報をカッシェ記録表の情報は前述の方法で補助記憶装置500-46に書込まれる。

びみ 2 倍指令も又カッシェ記憶装置 5 0 0 − 2 0 に記憶されるデータをリクエスタにより与えられる 2 つのデータ・ワードにより更新させる事が判るであろう。従つて、この指令の両ピット 1 および 2 は 2 進数 1 であり、ゾーン・ピットは全て 2 進数 1 である。第 7 図から、両信号 DBL 100 と BSWR 100は 2 進数 1 である事が判る。 このため、NAND/AND ゲート 5 0 0 − 4 7 2 は信号

更に、第9図から判るように、タイミングパルスT9に続いて、回路500-478はタイミング信号BSWT40100に応答して書込み補助記憶装置信号を生成する。信号WD00~79 は補助記憶装置500-46に書込まれる。単一経路の使用により同じデータ信号のカッシエ記憶装置500-20と補助記憶装置500-46の相方への書込みが保証される事が判るであろう。更に、この構成のため所要の回路量が少くなる。

局部メモリー・モシュール500は、督込み操作サイクルの完了時点で回線RDTRを2進数1に強制させて、ZAC指令により前に審込まれるべく要求されたデータが受入れられた状況としてSIU100 に対し信号するよう作用する。プロセサ200が2進数1に強制されたARDAにより借号されるデータ経路の確保に続いてデータを除去した時、SIU100 はRDAA回線を2進数1に強制する。この状態は局部メモリー・モジュール500に対して操作が完了した事を信号する。

プロセサ200により皆込みを要求された情報

(112)

WRDBL000を2進数署に強制し、更にNANDゲート500-476をして信号DISABBSWR000を2進数1に強制させる。

前記の動作によりエラー信号LME000 の状態の如何に拘わらず皆込み操作サイクルの間回路 500-478を使用可能の状態にする。その理由は、データ・ワードの一部(即ち、1乃至4パイト)よりもむしろ2ワード全体が補助記憶装置 500-46とカツンエ記憶装置 500-20に 書込まれる如きエラーが訂正可能であるためである。

前記の事柄は、本発明の構成がいかにして同じ データが補助記憶装置において更新中である同じ 間隔においてカッシェ記憶装置に記憶されるデー タの自動的更新を可能にするかを示している。情報の記憶されたプロックは、登込み指令の符号化 に従つて1乃至4バイト即ち2ワードだけ更新できる。

前述の方法でデータを更新する事により、本発 明の構成はシステムがフラッシング操作を行う必 要を不要にするものである。 又、本構成はヒット 率の改善を行うものであると考えられる。

本発明の望ましい実施態様については多くの変 更が可能であり、例えば指令がフォーマット化さ れ符号化されると共にある制御およびタイミング 信号が生成される方法の変更が可能であるら。 簡単にするため、多くの場合に各 がの信号のソースは1つとした。 然しの同一、ス がタイミングの制約を少くするが判るであるに より独立的に生成され得る事が判るである。 更 に、本発明の数示内容は新データと旧データの 成がカッシェ記憶装置の出るのためには 別の回路の使用が必要となる。

4. (図面の簡単な説明)


第1図は本発明の原理を採用する入出力システムのプロック図、第2図は第1図の入出力処理装置を更に詳細に示すプロック図、第3a図および第3b図は第1図のシステム・インターフェース装置を更に詳細に示すプロック図、第4図は第1


(115)


図の局部メモリー・モジュールのプロック図、朝5 a 図乃至第5 d 図は第1図の各種のインターフエースを示す図、第6図は第4図の局部メモリー・モジュールを更に詳細に示すプロック図、第7 図は第6図の一部を更に詳細に示すプロック図、第8 図は本発明による Z A C メモリー指令のフォーマットを示す図、および第9 図は本発明の作用を説明するためのタイミング・ダイヤグラムである。


100…システム・インターフエース装置
(SIU)、101…割込みセクション、102…
データ転送セクション、200~0…入出力プロセサ対(PO)、300…高速マルチプレクサ
(HSMX)、400…低速マルチプレクサ(LSMX)、500…局部メモリー・モジユール、600~603
…インターフエース、700…上位プロセサ、800…主メモリー・モジユール。


(116)


























THIS PAGE BLANK (USPTO)